clock flip-flop

基本解釋

• [電子、通信與自動控制技術(shù)]時鍾觸發(fā)器

英漢例句

雙語例句

• With the mechanism of clock flip- flop, data can be extracted automatically.
  系統(tǒng)採用時鍾觸發(fā)機制實現(xiàn)了數(shù)據(jù)的自動抽取過程；
• Especially, the clock-racing multi-threshold flip-flop can decreases the leakage power and the power dissipation of clock network.
  特別是多閾值時鍾競爭型觸發(fā)器，不僅可以降低電路的漏電流功耗，還能降低電路的時鍾網(wǎng)絡(luò)的功耗。
• The results of simulation suggest that the designed FK-LSCDFF has correct logic function, and reduces 17% powedissipation compared with conventional low-swing clock double-edge-triggered flip-flop.
  模擬結(jié)果表明所設(shè)計的觸發(fā)器具有正確的邏輯功能，跟傳統(tǒng)的時鍾低擺幅雙邊沿觸發(fā)器相比，降低近17%的功耗。

• clock flip-flop更多例句

詞組短語

短語

• Clock k flip -flop 時鍾觸發(fā)器
• clock flip -flop detail 時鍾觸發(fā)器
• clock -pulse set-reset flip-flop 時鍾脈沖置位

• clock flip-flop更多詞組

專業(yè)釋義

電子、通信與自動控制技術(shù)

• 時鍾觸發(fā)器