clocked logic

基本解釋

• 時鍾門電路

英漢例句

雙語例句

• Based on the working principle, counter structure and Clocked Transmission Gate Adiabatic Logic circuits, a design scheme of decimal counter with reset is proposed.
  通過對計數(shù)器和鍾控傳輸門絕熱邏輯電路工作原理及結(jié)搆的研究，提出一種帶複位功能的低功耗十進制計數(shù)器設(shè)計方案。

• clocked logic更多例句

詞組短語

短語

• clocked sequential logic 時鍾式序列邏輯
• Clocked Static Logic 時鍾靜態(tài)邏輯
• hase clocked logic 多相時鍾邏輯
• multi -hase clocked logic 多相時鍾邏輯
• Clocked Transmission Gate Adiabatic Logic 鍾控傳輸門絕熱邏輯

• clocked logic更多詞組

專業(yè)釋義

電子、通信與自動控制技術(shù)

• 時標邏輯
• 時鍾邏輯