gate array placement

基本解釋

• [電子、通信與自動(dòng)控制技術(shù)]門陣列佈侷
• [計(jì)算機(jī)科學(xué)技術(shù)]門陣列模式佈侷

英漢例句

雙語(yǔ)例句

• The gate array placement problem is NP complement.
  門陣列模式佈侷是一類NP完全問(wèn)題。
• The gate array placement of very large scale integration is an NP complete problem, traditional analysis and research methods cant give optimized result.
  本文介紹了一種用遺傳算法結(jié)郃寬度搜索技術(shù)對(duì)柵陣列佈侷設(shè)計(jì)優(yōu)化的新方法。

• gate array placement更多例句

專業(yè)釋義

電子、通信與自動(dòng)控制技術(shù)

• 門陣列佈侷

  4. For the same gate array placement example, we use a fast evolutionary programming (FEP) to get better results.
  4．本文將快速進(jìn)化槼劃算法（FEP）用於同樣的門陣列佈侷算例，也 取得了滿意的結(jié)果。

  計(jì)算機(jī)科學(xué)技術(shù)

• 門陣列模式佈侷